奇偶校验电路是一种校验代码传输正确性的电路。 奇校验电路，当输入有奇数个1时，输出为1；偶校验电路当输入有偶数个1时，输出为0。奇偶校验只能检查一位错误，且没有纠错的能力。 奇校验是通过增加一位校验位的逻辑取值，在源端将原数据代码中为1的位数形成奇数，然后在宿端使用该代码时，连同校验位一起检查为1的位数是否是奇数，做出进一步操作的决定。 奇偶校验器多设计成九位二进制数，以适应一个字节，一个ASCII代码的应用要求。
奇偶校验是一种冗余编码校验，在存储器中是按存储单元为单位进行的，是依靠硬
电脑常识：主板上的奇偶较验电路的功能和定义？
对于内存中的"奇偶校验（Parity）"技术的介绍要从比特的概念说起。学习过数字电路的人都知道，在数字电路中最小的数据单位就叫"比特（bit）"，也叫数据"位"，而电脑是一种数字产品，所以"比特"也是内存中的最小单位。
比特是通过"1"和"0"来表示数据高、低电平信号的。在数字电路中将8个连续的比特叫做一个字节（byte），在不带"奇偶校验"的内存中的每字节只有8位，若它的某一位存储出了错误，就会使其中存储的相应数据发生改变而导致应用程序发生错误。而带有"奇偶校验"的内存在每一字节（8位）外又额外增加了一位来进行错误检测。
对于奇偶校验位的电平值可以通过下面的例子来说明。比如，一字节中存储了某一数值（1，0，1，0，1，0，1，1），把这每一位相加起来（1+0+1+0+1+0+1+1=5），若其结果是奇数，校验位就定义为1，反之则为0。当CPU返回读取的存储数据时，它会再次检测前8位中存储的数据的计算结果是否与校验位相一致。当CPU发现两者不同时，就试图纠正这些错误。但奇偶校验有一个缺点，当内存查到某个数据位有错误时，却并不一定能确定错误出在哪一位，也就不一定能修正错误，所以带有奇偶校验的内存的主要功能是"发现错误"，并能纠正部分简单的错误。这种内存技术最早应用于72线EDO内存时代（现在普遍是168线的内存），随着这种技术的应用领域的扩展和价格的下降，现在带有奇偶校验技术的内存极为普遍，广泛应用于普通PC机上。所以目前奇偶校验内存并不是服务器专用的，而目前服务器上所用的内存一般都是ECC内存，它同样具有奇偶校验功能，但它却能实实在在地起到纠错的作用，比奇偶校验内存更先进。
有的主板可以同时使用带奇偶校验位或不带奇偶校验位的两种内存条，但它们不能混用。
奇偶校验电路逻辑表达式
奇偶校验电路逻辑表达式：G’是选通输入端（又称使能端），CBA是三个地址码选择输入端，Y是同相输出端，W是反向输出端。X表示随意态。G’＝1时，禁止工作，Y端输出始终为0，W端输出始终为1；G’＝0。
门和非门的叠加，有多个输入和一个输出。对于非计算性输入有两个要求。如果输入用0和1表示，则运算的结果是这两个数的乘积。如果1和1（两端都有信号），则输出为0;1和0，输出为1;0和0，输出为1。
奇偶校验器为奇校验：
发送器的数据10101100 送到奇偶校验器，由于数据中的“1”的个数是偶数个，奇偶校验器输出1，它送到接收端的奇偶校验器，与此同时，发送端的数据10101100 也送到接收端的奇偶校验器，这样送到接收端的奇偶校验器的数据中“1”的个数为奇数个(含发送端奇偶校验器送来的“1")。
如果数据传递没有发生错误，接收端的奇偶校验器输出0，它去控制接收器工作，接收发送过来的数据。如果数据在传递过程中发生了错误，数据由10101100 变为10101000。
那么送到接收端奇偶校验器的数据中的“1”的个数是偶数个，校验器输出为1，它一方面控制接收器，禁止接收器接收错误的数据，同时还去触发报警器，让它发出数据错误报警。
相关推荐：
